(Item 2 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

Image available MICROCOMPUTER

PUB. NO.:

03-033926 [JP 3033926 A] February 14, 1991 (19910214)

PUBLISHED: MIYAZAWA AZUMA INVENTOR(s):

ISHIMARU HISAAKI

APPLICANT(s): OLYMPUS OPTICAL CO LTD [000037] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-131861 [**JP 89131861**] May 25, 1989 (19890525)

FILED: INTL CLASS:

[5] G06F-009/06; G06F-015/78

JAPIO CLASS:

45.1 (INFORMATION PROCESSING -- Arithmetic Sequence Units);

45.4 (INFORMATION PROCESSING -- Computer Applications)

JAPIO KEYWORD: R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

JOURNAL:

Section: P, Section No. 1196, Vol. 15, No. 169, Pg. 32, April

26, 1991 (19910426)

ABSTRACT

PURPOSE: To rewrite part of a ROM falsely by storing address data desiring to correct in the ROM into a nonvolatile memory, and executing a modified program when the data coincides with a program counter.

CONSTITUTION: The address data and correction program data when a bug or partial correction is desired for the writing program of a program memory ROM 2 are written on an electrically writable nonvolatile memory EPROM 3. When the address data coincides with the output content of the program counter 1, corrected program data is outputted from the EPROM 3 instead of the program data to be corrected in the memory 2. And the corrected program data is selected with a selector 4, and is inputted to an instruction decoder 5. Therefore, the program rewritten falsely is decoded with the instruction decoder 5, and a corrected program can be executed.

® 日本国特許庁(JP)

@ 公開特許公報(A) 平3-33926

⑤Int.Cl.5

識別記号

庁内整理番号

❸公開 平成3年(1991)2月14日

G 06 F 9/06 15/78 440 N 510 A 7361-5B 9072-5B

審査請求 未請求 請求項の数 1 (全11頁)

69発明の名称

マイクロコンピユータ

②特 願 平1-131861

②出 願 平1(1989)5月25日

優先権主張 ②平 1 (1989) 3 月28日 ③日本(JP) ③特願 平1-76047

@ 発明者 宮沢 東

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

@発明者石丸 寿明

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

⑪出 願 人 オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

砂代 理 人 弁理士 坪 井 淳 外2名

明 和 管

1. 発明の名称

マイクロコンピュータ

2. 特許請求の範囲

プログラムカウンタ、リードオンリメモリ、命令デコーグと電気的に普込み可能な不揮発性メモリを有するマイクロコンピュータにおいて、

前記不揮発性メモリに前記リードオンリメモリの修正したいアドレスに対応するアドレスデータを記憶させ、前記プログラムカウンタと前記不揮発性メモリに記憶されたアドレスデータとが一致したときは変更したプログラムを実行することを特徴とするマイクロコンピュータ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、マイクロコンピュータに係り、詳しくはリードオンリメモリの修正したいアドレスの 実行時に変更したプログラムを実行するマイクロ コンピュータに関する。

[従来の技術]

プログラムメモリPMは、一般的にマスクROM(リードオンリーメモリ)が用いられ、このマスクROMはメーカの製造工程でメーカによりプログラムが告込まれ、ユーザによる普換えは不可能である。

また、最近では、ユーザによる書換えが1回だけ可能なワンタイムROMと呼ばれるものも販売されている。

[発明が解決しようとする深質]

しかし、1チップマイクロコンピュータの製造後にマスクROMの普込みプログラムにバグなどが発見された場合やその一部を修正したい場合、 所度、ROMのマスクバターンを書換えてから集 値回路の製造プロセスをやり直す必要があるので、 修正された1チップマイクロコンピュークを入手 するまでの期間が現状では数ヶ月もかかる。

しかも、マスクROMの書込みプログラムにバグなどが発見された1チップマイクロコンピュータは再利用することができない。また、ワンタイムROMはマスクROMに比べて非常に高価であり、ユーザがプログラムを書込むのに非常に時間がかかり、量産品への採用には不向きである。

本発明は、このような課題に符目してなされたもので、リードオンリメモリの書込みプログラムにバグなどが発見された場合やその一部を修正したい場合に、リードオンリメモリの内容を書換えることなく、一部を疑似的に書換えてプログラムを修正でき、あるいは、割込み処理を行わせるこ

スデータとプログラムカウンクとが一致した時は、 リードオンリメモリの修正すべきプログラムデー クに代えて不揮発性メモリに記憶されている修正 されたプログラムデークが命令デコーダに出力さ れるようになり、バグなどが修正されたプログラ ムが実行される。

 とにより東質的にプログラムの追加とか削除を行ない得るマイクロコンピュータを提供することを 目的とする。

[課題を解決するための手段]

本発明のマイクロコンピュークは、プログラムカウンク、リードオンリメモリ。命令デコーダと起気的に普込み可能な不御発性メモリを有するマイクロコンピュークにおいて、上記不揮発性メモリに上記リードオンリメモリの修正したいアドレスに対応するアドレスデークデークを記憶させ、上記プログラムカウンクと上記不揮発性メモリに記憶されたアドレスデークとが一致したときは変更したプログラムを実行するようにしている。

[作 用]

リードオンリメモリの出込みプログラムにバケなどが発見された場合やその一部を修正したい場合に、このリードオンリメモリの修正したいアドレスに対応するアドレスデータと修正されたプログラムデータを不揮発性メモリに記憶されたアドレことにより、不揮発性メモリに記憶されたアドレ

質的にプログラムの追加とか削除を行なうことが 可能であり、プログラムの修正が可能になる。

[実施例]

以下、図面を参照して本発明の実施例を詳細に説明する。

まず、本発明のマイクロコンピュータの概念を 第1図を参照して説明する。第1図は、たとえ は1チップのマイクロコンピュータを示してお り、1はプログラムカウンク、2は例えばマス クROMが用いられた所定のプログラムが普込 まれたプログラムメモリ、3は電気的に普込み 可能な不解発性メモリ(たとえばEPROM、 EEPROMなどであり、以下、EROMと略記 する)、4はセレクタ、5は命令デコーダである。

プログラムカウンタ1 は、プログラムメモリ2 だけでなく、EROM3にもアドレス値を与えるように接続されている。EROM3は、プログラムメモリ2の普込みプログラムにバグなどが発見された場合やモの一部を修正したい場合に、このプログラムメモリ2の修正したいアドレスに対応 次に、第1図のマイクロコンピュータの動作を説明する。このマイクロコンピュータの動作は、 基本的には従来のマイクロコンピュータの動作と 同談であるが、さらに、プログラムメモリ2の審 込みプログラムの一部が疑似的に普換えられてプ ログラムが修正されるようになっている。

すなわち、通常は、システムクロック (図示せず) によってカウントアップするプログラムカウンタ1によってアドレスが指定されるプログラム

により構成されており、その他は第1図に示した マイクロコンピュータと同じであり、第1図中と 同一部分には同一符号を付してその説明を省略する。

第2凶の1チップマイクロコンピュータの動作 は、第1図を参照して前述した動作と同様である のでその詳述は省略し、以下、主として、書込み 斜御部6の動作について説明する。プログラムメ モリ2の書込みプログラムにバグなどが発見され た場合やその一部を修正したい場合に、普込み制 御部 6 から E R O M 3 に 書込み許可信号を与える と、EROM3はデータ告込みが可能になる。さ らに、 母込み 制御部 6 から E R O M 3 に対して、 EROMアドレスを指定するとともにEROM データを与え、昔込み信号を活性化すると、 EROM3には上記EROMデータが書込まれる。 この場合、EROMデータは、前述したようなア ドレスデータおよび佐正用のプログラムデータで あり、このアドレスデータおよび作正用のプログ ラムデータは同じEROMアドレスに同時に書込、

第2図および第3図は、本発明のマイクロコンピュータの第1実施例を示している。第2図は、たとえば1チップのマイクロコンピュータを示しており、6はEROM3に対する普込みを行なうための書込み制御部であり、セレクタ4′はEROM3からデータ切換制御信号を受けてデータ選択を行なうように、たとえばマルチプレクサ

まれてもよく、別々のEROMアドレスに順次に 沓込まれてもよい。

さらに、アドレスデータ領域32およびプログラムデータ領域33に対して1つのデータ特定回路34が設けられており、このデータ判定回路34は、プログラムカウンタ1からのアドレス人

カとアドレスデータ領域32に記憶されているアドレスとを比較判定し、一致時には一致信号出力を活性化してプログラムデータ領域33に記憶されているプログラムデータ(修正データ)を出力させるように制御する。

なお、各ブロック 3 1 ~ 3 n が受け持つデータ 修正箇所 (アドレス) は互いに異なるので、データ修正時にはどれか 1 つのブロックから修正データが出力される。

そして、各プロック31~3 n の出力データ (修正データ) は、共通のバスを経てセレクタ4 のデータ入力となり、各プロック31~3 n の一 致信号出力はオア回路35 に入力し、このオア回 路35 の出力はセレクタ4 に対して切換制御入力 となり、このEROM3の出力データがプログラムメモリ2 の出力データ(修正すべきプログラム テータ)に代えて選択させる。

なお、EROM3は、プログラムメモリ2の全 てのアドレスをカバーできるので、EROMの容 量は少なくて済み、EROMを付加したことによ

マルチプレクサ42に入力する。データ刊定回路 41は、EROM3'のアドレス不一致時に出力 する固定データと同じ固定データを格納しており、 この格納データと入力データとを比較判定し、不 一致時(データ修正の必要がある時)には切換制 御信号出力を非活性状態にし、一致時(データ修 正の必要がない時)には切換制御信号出力を活性 化する。

マルチプレクサ42は、データ判定回路41からの切換制御信号入力が非活性状態の時(データ 修正の必要がある時)には、EROM3~からの 修正データをプログラムメモリ2の出力データ (修正すべきプログラムデータ)に代えて選択して出力し、データ判定回路41からの切換制御信 号入力が活性状態の時(データ修正の必要がない 時)には、プログラムメモリ2の出力データ(こ の時はデータ修正の必要がないプログラムデータ) をそのまま選択して出力する。

第5図は、本発明のマイクロコンピュータの第 : 3実施例を示している。第5図は、たとえば1チ る1チップマイクロコンピュータの価格の上昇は 位かで済む。

次に、本発明のマイクロコンピュークの第2実施例を説明する。この第2実施例は、第1実施例と比べて、EROM3′およびセレクタ4°が異なり、その他は同じであるので第1実施例中と同一符号を付している。EROM3′は、第3回中のオア回路35が省略され、データ切換の135が、第一段時にはプログラムデータ領域33から修正データを出力するが、不一致時には所定の固定データには成されている。

セレクタ4 "は、上記データ切換制御信号を受けることなくデータ選択を行なうように、たとえば第4回に示すように構成されている。すなわち、第4回において、EROM3 からのデータはデータ判定回路41 およびマルチプレクサ42に入力し、また、プログラムメモリ2からのデータは

ップのマイクロコンピュークを示しており、第2 図を参照して前述したマイクロコンピュータと比 べて、 (a) EROM53は、プログラムメモリ - 2の書込みプログラムにバグなどが発見された場 合やその一部を修正したい場合に、このプログラ ムメモリ2の修正したいアドレスに対応するアド レスデータと修正するための割込み処理用のプロ グラムデータが普込まれている点、(b)プロ グラムカウンタ1の出力 (アドレス値) および EROM53に記憶されているアドレスデータが 一致検出部54に与えられている点、(c)一 致検出部54が両入力の一致を検出した時に、 EROM53に記憶されている制込み処理用のプ ログラムデータが割込み発生回路55に入力し、 この割込み発生回路55によりプログラムカウン タ1の値の普換えを行うように制御する点、(d) セレクタ(第2図4)が省略され、プログラムメ モリ2から読出されるデータがセレクタを介する ことなく命令デコーダラに入力している点が異な

り、その他は同じであるので第2図中と同一符号

を付している。なお、EROM32は、本マイクロコンピュークのシステムバス(図示しない)に 依続されている。

次に、第5図のマイクロコンピュータの動作を 説明する。このマイクロコンピュータの動作は、 基本的には従来のマイクロコンピュータの動作と 同様であるが、任意のプログラム位置で網込み処理を発生させ、この割込み処理によりプログラム を修正できるようになっている。

すなわち、まず、番込み制御部56の動作について説明する。プログラムメモリ2の合やでありまれた場合にバグなどが発見された場合部でものの合かを正したい場合におみ制御のためのかい。EROMでは、EROMでレスを指定するというにによると、EROMで一夕は、前述した

質的にプログラムの追加とか削除が行われること になる。

上述したように、前記第 1 実施例および第 2 実施例のマイクロコンピュータでは、修正前ののスケップ数と修正後のプログラムのステップ数とがあるが、上記第 3 のののマイクロコンピュータでは、プログラムの変更だけでなく、プログラムの返加や日除、別のプログラムの実行も可能になる。

なお、EROM53は、プログラムメモリ2の 全てのアドレスをカバーできるので、EROMの 容盤は少なくて済み、EROMを付加したことに よる1チップマイクロコンピュータの価格の上昇 は僅かで済む。

次に、EROM53のデータ構成と額込み処理のフローについて、第6図および第7図を参照ながら説明する。EROM53のプログラムデータ 領域のデータ構成は、第6図に示すように、割込みを発生させるアドレスの入ったアドレスデータ ようなアドレスデータおよび修正するための割込み川のプログラムデータであり、このアドレスデータおよび割込み川のプログラムデータは同じEROMアドレスに同時に書込まれてもよく、別々のEROMアドレスに顧次に書込まれてもよい。

と、それにつながってコード邸とアドレス・デー 夕郎とのペアが複数連続して各込まれている。割 込み処理では、第7図に示すフローのように、ま ず、コード部の値をチェックし、その値に応じて 処理を選択する。コード部の値が「1」の時は、 割盤用のプログラムを実行し、コード部の値が 「2」の時は、アドレス・データ部のアドレスの サブルーチンをコールし、コード部の値が「3」 の時は、アドレス・データ部のアドレスにデータ 部のデータを書込み、コード部の値が「4」の時 は、アドレス・テータ邸のアドレスのデータを読 出し、コード部の値が「5」の時は、アドレス・ データ部のアドレスにジャンプし、コード部の 値 から以外の時は、リターンする。割り込み処理か らのジャンプは、スタック(図示せず)に退避さ れた戻り先のアドレスを書き換えてリターンする ことで容易に行うことができる。勿論、EROM. 53のデータを通常の命令コードに置き換えて実 行させてもよいが、通常発生するバグは既に使わ れているサブルーチンを追加したり、数行の処理

をはぶくことで格正できることが多く、前記6つ のコードがあれば悠正できるので、割り込み処理 のプログラムは非常に小さなフローで十分できる。 もちろん、製品の必要に応じて割り込み処理のコ ードを追加してさらに柔軟性を持たせてもよい。 第8回は、前記調整用のプログラムの内容を示 すフローチャートである。まず、凋愁フ1グを ・0 ・にセットする。この調整フラグは、調整器 (図示せず) が接続されると"1" にセットされ る。この調整器が接続されていなければリターン し、接続されていると調整器との間で通信を行な う。この通信で使用される通信データは、第9図 に示すように、調整コード部、アドレス部、デー 夕部から構成されており、淵整コード部の値が 「1」の時は、アドレス・データ部のアドレスの サプルーチンをコールし、 料 整コード部の 値が 「2」の時は、アドレス・データ部のアドレスに データ部のデータを書込み、調整コード部の値が 「3」の時は、アドレス・データ部のアドレスの ・データを調整器に送り、調整コード部の値が「4」

上記した第3実施例では、ソフトウェア制込み を行なう例を示したが、第10図に示す第4実施 例ではハードウェア割込みを行なう例を示してい る。この第4実施例においては、アドレステータ 領域11i(i=a,…n)およびベクターテー ブル12iおよび一致検出手段13iの各1個を 1 組とする複数の組を持ち、アドレスデータ領域 1 1 i およびベクターテーブル1 2 i は E R O M に含まれており、アドレスデータ領域11iには 割込みを発生したいアドレスが、ベクターテープ ル12iには割込み処理の先頭アドレスが嵌込ま れる。プログラムカウンタ1の値は、複数の組の 一致検出手段131に入力し、これらのうちどれ かで一致が検出されると、一致したアドレスデー 夕餅坡11 i と同じ組のベクターテーブル12 i に出力許可信号を送り、そのベクターテーブル 121のデータ出力のみがプログラムカウンタ値 変更手段14に伝えられる。

また、上記複数の組の一致検出手段13iの各出力はオ 7月四路15を経て割込み発生回路16に

の 時 は 、 ア ド レ ス ・ デ ー ク 部 の ア ド レ ス に ジャ ン ブ す る 。

測盤コード部の値が「4」以外の時は、測盤フ ラグが"1" かどうかをチェックし、超数フラグ が "0" のままであればリターンし、 異盤フラグ が"1"であれば通信を繰返す。 悶整器は、調整・ したい質所のアドレスと悶盤コード "1"とを EROM53に書込み、調整用の通信が行われる のを待つ。製品は、EROM53のアドレスと実、 行しているプログラムのアドレスとが一致すると、 剤込みが発生し、調盤コードが"1"なので通信 を行なう。調整器は、調整したい内容を通信デー タに書込む。調整で複数のサブルーチンを実行さ せたい時は、初めの通信で調整コードを"1"に 書換えて、複数個の通信でサブルーチンコールを 綴返すことで行う。これにより、製品になった状 想で製品のプログラムの全てのステップで関盤が 可能となる。そればかりでなく、調整箇所の追加 もEROM53の内容を当換えることで簡単に行 うことができる。

入力し、複数の組のうちどれかで一致が検出され、かつ、割込み許可フラグの内容が許可であると、割込みが発生し、プログラムカウンタ値変更手段14により、一致した組のベクターテーブル12
iの値がプログラムカウンタ1に皆込まれる。この時、同時に、プログラムカウンタ1の値がスタック(図示せず)に退避されることはいうまでもない。また、割込みが発生せず、プログラムカウンタ1の値が変化しないことはいうまでもない。

第11図は、上記第4実施例におけるメモリマップを示しており、通常のプログラムはROM領域に書込まれており、EROMは特に使用する必要はないが、プログラムの修正や調整などのためにROM領域のプログラムを変更させたい場合は、その変更させたいアドレスをEROM領域のアドレスデータ領域11a,11b,11c…に順次書込み、その時に行ないたい処理の先頭アドレスをベクターテーブル12a.12b,12c…に書込む。必要なサブルーチンがROM領域に既に

ある場合には、そのサブルーチンの先頭アドレスを 込めばよいが、必要なサブルーチンがROM領域にない場合には、EROM領域に新たにサブルーチンを追加し、その先頭アドレスをベクターテーブルに書き込む。

割込みを発生するアドレスの数はアドレスデーク領域11iの数で決まるが、通常の製品では5個もあれば十分である。

なお、前記各実施例において、 古込み制御部 6 。 5 6 の制御方式は、 1 チップマイクロコンピュー タの外部端子(ポート端子など)を 書込みモード にしたときに切換える 雅用端子方式でもよく、 命 令デコーダ5に接続してプログラムで書込む方式 でもよい。

また、前記各実施例では、EROMはマイクロコンピュータに内蔵されていたが、EROMはマイクロコンピュータに外付け接続されていてもよい。また、前記各実施例とも、不揮発性メモリとしては、電源が常にバックアップされているシステムでは、通常のRAMも含むことはいうまでも

を示す説明図、第2図は本発明のマイクロコンピ ュータの第1 実施例を示すプロック図、第3図は 第2図中のEROMの構成の一部の具体例を示す 説明図、第4図は本発明のマイクロコンピュータ の第2実施例に用いられるセレクタを示すプロッ ク図、第5図は本発明のマイクロコンピュータの 第3皮施例を示すプロック図、第6図は第5図中 のEROMのプログラムデータ領域のデータ構成 を示す説明図、第7図は第5図のマイクロコンピ ュータにおける割込み処理の一例を示すフローチ ャート、268図は第7図中の調整用のプログラム の内容を示すフローチャート、第9回は第8回中 の脚盤用のプログラムの実行時における通信に使 用されるデータの構成を説明する図、第10図は 本発明のマイクロコンピュータの第4実権例を示 すプロック図、第11図は第10回のマイクロコ ンピュークにおけるメモリマップを示す図、第1 2 図は従来の 1 チップマイクロコンピュータを示 すプロック図である。

1 … プログラムカウンタ、 2 … プログラムメモ

ない。

[危明の効果]


以上群述したように本発明のマイクロコンピュータによれば、プログラムメモリの普込みプログラムにバグなどが発見された場合やその一部を接近したい場合に、プログラムメモリの内容を普換えることなく、一部を疑似的に皆換えてプログラムを修正することができる。


したがって、バグなどが発見されたマイクロコンピュータを再利用することができ、再度、プログラムメモリを作り直す必要がなくなり、生産工程に影響を与えないで済み、修正されたマイクロコンピュータを短期間に入手することができる。 実際に、バグなどを修正する場合は、1~2行のプログラムを修正すれば済むことが多いので、本発明のマイクロコンピュータは極めて有用である。


第 1 図は本発明のマイクロコンピュータの概念


リ、3、3′、53…電気的に普込み可能な5…命 発性メモリ、4・4′、4°…セレクタ、5…命 令デコーダ、6…書き込み制部、11i…の レスデータ領域、12i…ベクターテーブル ク値変更手段、15…オア回路、16…割込 生回路、32…アドレスデータ領域、33…の 生回路、34…データ領域、35…オア回路、41…データ料定回路、 15…オア回路、41…データ料定回路、 42…マルチブレクサ、54…一致資路の 55…割込み発生回路、56…審込み

出願人代理人 弁理士 坪井 淳












第 12 図




第 5 図







第 6 図

第 7 図



第 9 図





手統 補 正 魯 _{平成元年} 10_月12_日

特許庁長官 吉 田 文 毅 殿

- 1. 事件の表示 特 願 平 1 1 3 1 8 6 1 号
- 2. 発明の名称
 マイクロコンピュータ
- 3. 楠正をする者 事件との関係 特許出版人 (037) オリンパス光学工衆株式会社
- 4. 代理人 東京都千代田区証が関3丁目7番2号 〒100 電話 03 (502) 3181 (大代表) (6881) 弁理士 坪 井 淳
- 5. 自発補正
- 6. 補正の対象 明細 、図面



7. 補正の内容

(1) 明知書の第4頁第10行目に「アドレスデータデータ」とあるを「アドレスデータ」と訂正する。

(2) 明細書の第15頁第1行目に「EROM32」とあるを「EROM53」と訂正する。

(3)明細書の第18頁第14行目に「5以外の時は、リターンする。」とあるを「5以外の時は、たとえば6のときにリターンする。」と訂正する。

(4) 明細書の第19頁第7行目に「調整フ1 グ」とあるを「調整フラグ」と訂正する。

(5) 図面の第7図を別紙の通り訂正する。

手統補正警

平成 在 5.310 日

特許庁長官 吉 田 文 敦 殿

- 事件の表示
 特願平1-131861号
- 2. 発明の名称 マイクロコンピュータ


6. 補正の対象

明和書

- 3. 補正をする者 事件との関係 特許出願人 (037) オリンパス光学工業株式会社
- 4. 代 理 人 東京都千代田区霞が関3 丁目7番2号 〒100 電話 03 (502) 3181 (大代表) (6881) 弁理士 坪 井
 な
 5. 自発補正







第 7 図

7. 補正の内容

(1)明細者の第18頁第15行目に「ジャンプ」とあるを「リターン」と訂正する。

(2) 明細書の第19頁第8行目ないし第10 行目にわたって「この調整フラグは、……セット される。この調整器が」とあるを「次に、調整器 (図示せず) が」と訂正する。

(4)同頁第9行目に「製品は、」とあるを 「マイクロコンピュータは、」と訂正する。